記事 ID: 000081966 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

インテル® Quartus® II プロジェクトでこれらのピンが有効になっている場合、Stratix V、Arria V、Cyclone V デバイスのパーシャル・リコンフィグレーション出力ピンは、デフォルトで Open Drain に設定されていますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 Quartus® II ソフトウェアのバージョン 12.1 以前では、V または V デバイスArria®Stratix® V または Cyclone® V デバイスでパーシャル・リコンフィグレーション (PR) ピンが有効になっている場合、出力は Open Drain として設定されず、内蔵バンクの VCCIO 電源で給電されます。
解決方法 Open Drain 機能は、将来的にはインテル® Quartus® II ソフトウェアのピンのオプションとして提供される予定です。

関連製品

本記事の適用対象: 15 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。