記事 ID: 000081965 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

VREF ピンを汎用の標準 I/O ピンとして使用する場合、IBIS シミュレーションを実行するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

VREF ピンのピン・キャパシタンスは、汎用 I/O ピンよりも高くなります。 IBIS モデルでは、通常の I/O ピンとして使用する場合、VREF ピンに追加のピン・キャパシタンスは含まれません。 追加のキャパシタンスを考慮するには、IBIS シミュレーションに入力コンデンサーを追加する必要があります。

ターゲットとするデバイスの VREF ピン・キャパシタンス値については、各デバイス・データシートを参照してください。 

 

 

関連製品

本記事の適用対象: 16 製品

Cyclone® V GT FPGA
Cyclone® III FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
インテル® Cyclone® FPGA
Arria® V GT FPGA
Cyclone® III LS FPGA
Cyclone® V SE SoC FPGA
Cyclone® V E FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。