記事 ID: 000081961 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Arria V GX ES デバイスで CMU PLL を 4Gbps 以上のデータレートにダイナミック・リコンフィグレーションする際に、追加の要件がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

はい。Arria® V GX ES デバイスで CMU PLL のデータレートを 4Gbps 以上にダイナミック・リコンフィグレーションする場合、リコンフィグレーション・シーケンスを完了するには、追加のトランザクションを実行する必要があります。

次の疑似コードは、リコンフィグレーション・コントローラー管理インターフェイスに必要な追加のトランザクション・シーケンスの例を提供します。

  1. write_reg (0x030、5);CMU PLL の論理アドレス (5) を選択します。
  2. write_reg (0x033、0);アドレスレジスターに 0 を書き込む
  3. write_reg (0x034、0);データレジスターに 0 を書き込む
  4. write_reg (0x032、1);トリガー書き込み操作

4Gbps 以上のデータレートで CMU PLL を動作させる場合のその他の要件については、Arria V ES エラッタを参照してください。

この追加手順は、Arria V GX 製品デバイスでは不要です。

関連製品

本記事の適用対象: 2 製品

Arria® V FPGA & SoC FPGA
Arria® V GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。