記事 ID: 000081945 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/29

PCI Express 向けハード IP で VSEC レジスターを使用するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

以下は、VSEC レジスターの使用を実装するためのフレームワークです。

解決方法

1) 内蔵 RAM を使用して、FPGA・ファブリックで VSEC メモリーを設定します。

2) Altera® ベンダー固有 (VSEC) 拡張機能ヘッダー (オフセット0x200)、ビット設定 [31:20]0x400 (HardIP の予約スペース、その他の予約場所も利用可能)

3) 新しい VSEC 機能に必要なメモリーサイズ0x400 ( ) 範囲を対象とする TLP をデコードします。

4) VSEC メモリーがアプリケーション・レイヤー・ロジックを介してデコードおよびエンコードされていることを確認します。

関連製品

本記事の適用対象: 16 製品

Cyclone® V GX FPGA
インテル® Arria® 10 GT FPGA
インテル® Arria® 10 GX FPGA
インテル® Arria® 10 SX SoC FPGA
Arria® V GT FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GT FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。