記事 ID: 000081942 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/12/19

外部メモリー・インターフェイスの UniPHY ベース PHY のみのインスタンスで、afi_rlatがグランドと結びついているのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
    UniPHY インテル® FPGA IP 搭載 DDR3 SDRAM コントローラー
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

afi_rlat信号の使用は、PHY のみのデザインではサポートされていません。

解決方法

回避策は、 afi_rdata_valid 信号を使用して、有効な読み取りデータが利用可能かどうかを判断することです。

詳細については、 外部メモリー・インターフェイス・ハンドブック を参照してください。

関連製品

本記事の適用対象: 17 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Stratix® IV GT FPGA
Stratix® V E FPGA
Stratix® IV E FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。