記事 ID: 000081919 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

UniPHY IP を備えたArria V QDR II および QDRII SRAM コントローラーに CQn クロック信号が見つからないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 Arria® V アーキテクチャーは、補完的な CQ クロックをサポートしていません。代わりに、CQ クロックの両エッジを使用して読み取りデータをキャプチャーします。

関連製品

本記事の適用対象: 5 製品

Arria® V FPGA & SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。