記事 ID: 000081838 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

ALTMEMPHY メガファンクションを使用して、2 つの QDRII SRAM インターフェイス・インプリメント間で PLL を共有できますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。ALTMEMPHY メガファンクションを使用して実装された 2 つの QDRII SRAM インターフェイス間で PLL を共有できます。ALTMEMPHY ベースの QDRII SRAM インターフェイスは、resync_clk_2xやmeasure_clk_1xなどの動的クロックを使用しません。模倣した道がないため、measure_clk_1xはありません。

キャリブレーション中、シーケンサーは、シフトした CQ または CQn クロックを 2 で割って生成されるresync_clk_1xを生成するための適切なクロックのみを探します。各 ALTMEMPHY ベースの QDRII SRAM インターフェイスには独自の CQ/CQn クロックがあるため、メモリー・インターフェイスごとに固有のresync_clk_1xが生成されます。PLL を共有する際にシーケンサー・シミュレーション・ファイル (.vo ファイル) を変更する必要はありません。そのため、シミュレーションは PLL の共有の影響を受けません。

関連製品

本記事の適用対象: 4 製品

Stratix® IV GX FPGA
Stratix® III FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。