記事 ID: 000081830 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

Cycloneデバイス altlvds トランスミッターの出力クロックが期待される周波数の 2 分の 1 であるのはなぜですか?

環境

  • 動作周波数
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 Cyclone®デバイスには専用の SERDES 回路がありません。そのため altlvds メガファンクションの実装では、ロジックエレメントとシフトレジスターを使用して SERDES 回路を作成します。出力には、出力トランスミッター・クロックを含む DDIO レジスターが使用されます。DDIO レジスターを使用するため、コアは MegaWizard で設定されている分割係数 (B) で出力クロックを分割し™再度 2 で除算する必要があります。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Cyclone® FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。