記事 ID: 000081811 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2014/11/28

Arria® V、Cyclone® V、および Stratix® V デバイス向けの altremote_update の data_in[23..0] ポートにアプリケーション・イメージのブート・アドレスを書き込んで、EPCQ256 デバイスのメモリー空間全体をアドレス指定するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Arria® V、Cyclone® V、およびStratix® V デバイスのリモート・アップデート回路は、24 ビット・アドレス指定しか処理できません。EPCS128 や EPCQ128 などのコンフィグレーション・デバイスや、24 ビット・アドレッシングを使用するより密度の低いコンフィグレーション・デバイスの場合、24 ビット PGM[23:0] フィールドはアクティブなシリアル開始アドレスの 24 ビットすべてに対応します。ただし、32 ビット・アドレス指定を使用する EPCQ256 デバイスの場合、PGM[23:0] フィールドはアクティブなシリアル開始アドレスの 24 MSB に対応します。したがって、32 ビット アドレスは {pgm[23:0], 8'b0} になります。

解決方法

Quartus® II ソフトウェア・バージョン 13.0 以前の altremote_update モジュールでは、data_in[] バスは 24 ビット幅です。そのため、EPCQ256 デバイスの場合、ファクトリー・イメージ中にアプリケーション・イメージのブート・アドレスを書き込むときに、最小 8 LSB を切り捨てる必要があります。

たとえば、ブートアドレスが0x00020000の場合、0x000200をメガファンクションのdata_in[23..0]に設定する必要があります。

たとえば、ブートアドレスが0x01C00000の場合、0x01C000をメガファンクションのdata_in[23..0]に設定する必要があります。

Quartus® II ソフトウェア・バージョン 13.1 以降では、data_in[] バス幅は以下の通りです。

• EPCS128 などの 3 バイトのアドレス指定構成デバイスを使用する場合は 24 ビットのバス幅。

• EPCQ256 など 4 バイトのアドレス指定コンフィグレーション・デバイスを使用する場合は 32 ビットのバス幅。

したがって、Quartus® II ソフトウェア・バージョン 13.1 以降では、ファクトリー・イメージ中にアプリケーション・イメージのブートアドレスを書き込む際に、下位 8 LSB を切り捨てる必要がなくなりました。

関連製品

本記事の適用対象: 13 製品

Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。