記事 ID: 000081776 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

DPA ロック信号は、Stratix II、Stratix II GX、およびArria GX デバイスにおけるデータのパス / フェイルを示していますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

いいえ、DPA ロック信号は、Stratix® II、Stratix II GX、およびArria® GX デバイスにおけるデータのパス / フェイルを示すものではありません。

DPA ロック信号は、1 または 2 (altlvds 構成に応じて) 位相の変化を示します。DPA フェーズタップ選択が元のロックフェーズから 45 または 90 度移動すると、DPA ロックはディサートします。DPA フェーズタップ選択が、元のロックフェーズの 1 または 2 フェーズタップ内に移動するまで再主張しません。

あるいは、RX_RESETを主張して DPA をリセットし、インターフェイスの現在の条件に最適な新しいフェーズタップにロックすることもできます。

Altera®では、フェーズ変更がデータ障害を意味する場合とそうでない場合があるため、エラー検出ロジックを使用してデータエラーをチェックすることをお勧めします。

関連製品

本記事の適用対象: 2 製品

Stratix® II GX FPGA
Stratix® II FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。