記事 ID: 000081775 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Stratix GX デバイスの RREFB ピンの適切なレイアウトについて

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 各 RREFB ピンは、ノイズ源をこの接続から遠ざけるために、Stratix® GX デバイスのグラウンドプレーンに 2 kW の表面実装抵抗を必要とします。このピンの DC 信号は内部リファレンスとして使用されるため、できるだけクリーンにする必要があります。Altera最小の抵抗パッケージタイプを使用して、最小化することをお勧めします。

関連製品

本記事の適用対象: 1 製品

Stratix® GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。