記事 ID: 000081760 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

トランシーバー・デバイスでワード・アライメント・パターンを受信する際にレシーバーをリセットから解放する際に問題Altera考えられますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。次の条件がすべて当てはまる場合、不正なバイト順序付けや単語の整列が見られます。

1. Word Aligner が手動で整列モードになっている場合

2. バイト注文ブロックが有効になっている

3. Word Aligner からの syncsignus 信号を使用して、バイト注文機能をトリガーします。

4. ワードアラインメント・パターンとバイト注文パターンが同じ

5. rx_digitalresetがリリースされる前に、トランシーバーがワード・アラインナー / バイトの注文パターンを受信します。

解決方法 上記の条件がすべて当てはまる場合、シミュレーションやハードウェアでバイト注文エラーが発生する場合があります。この問題の回避策は、リセットシーケンスが完了した後にrx_patternalign信号を使用して、強制的に新しいワードアライメントを行い、新しいバイト注文操作を実行することです。

関連製品

本記事の適用対象: 2 製品

Stratix® IV FPGA
Stratix® IV GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。