記事 ID: 000081758 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Arria 10 デザインで周辺コア配置および配線最適化を有効にすると、タイミング違反を引き起こす可能性があります

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    タイミング違反は、次の設定を有効にすると発生する可能性があります。 インテル®Quartus® Prime 開発ソフトウェアの周辺 - コア配置 Arria® 10 の配線最適化機能 エンジニアリング・サンプル (ES) デバイス。

    解決方法

    回避策はありません。この問題は、今後のリリースで修正される予定です。 インテル® Quartus® Prime 開発ソフトウェア

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。