記事 ID: 000081751 コンテンツタイプ: エラーメッセージ 最終改訂日: 2013/05/07

エラー (175020): 領域 (X, Y) への PLL 出力カウンターの制約が不正です: 領域に有効な場所がありません エラー (177013): PLL 出力カウンター出力からデスティネーション・デュアル・リージョナル・クロック・ドライバーにルーティングできません

環境

    インテル® Quartus® II ソフトウェア
    UniPHY インテル® FPGA IP 搭載 DDR3 SDRAM コントローラー
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

UniPHY ベースのメモリー・コントローラーを Cyclone® V SoC および Arria® V SoC デバイスでコンパイルする際に、以下のフィッターエラーが発生することがあります。このエラーは、FPGA デバイスのチップの特定部分にデュアルリージョナル・クロックがないために発生します。

エラー (175020): 領域 (X, Y) への PLL 出力カウンターの制約が不正です: 地域に有効な場所がありませんエラー (177013): 宛先が間違った領域にあるため、PLL 出力カウンター出力からデスティネーションのデュアルリージョナル・クロック・ドライバーにルーティングできません

解決方法

回避策は、pll_avl_clk、pll_config_clk、およびpll_addr_cmd_clkをデュアルリージョナルクロックからリージョナルクロックに変更することです。QSF ファイルを次のように作成します。

差出人：
set_instance_assignment -name GLOBAL_SIGNAL "DUAL-REGION CLOCK" -to if0|pll0|pll_addr_cmd_clk
set_instance_assignment -name GLOBAL_SIGNAL "DUAL-REGION CLOCK" -to if0|pll0|pll_avl_clk
set_instance_assignment -name GLOBAL_SIGNAL "DUAL-REGION CLOCK" -to if0|pll0|pll_config_clk

宛先：
set_instance_assignment -name GLOBAL_SIGNAL "REGIONAL CLOCK" -to if0|pll0|pll_addr_cmd_clk
set_instance_assignment -name GLOBAL_SIGNAL "REGIONAL CLOCK" -to if0|pll0|pll_avl_clk
set_instance_assignment -name GLOBAL_SIGNAL "REGIONAL CLOCK" -to if0|pll0|pll_config_clk

関連製品

本記事の適用対象: 6 製品

Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V FPGA & SoC FPGA
Cyclone® V ST SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。