記事 ID: 000081745 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2015/01/01

PCIe コンフィグレーション・レジスター向け Stratix® V ハード IP のコンテンツを動的に変更するにはどうすればよいですか?

環境

  • Arria® V PCI Express* のハード IP インテル® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    PCI Express® コンフィグレーション・レジスター向け Stratix® V ハード IP は、ハード IP Avalon® メモリーマップド (Avalon-MM) リコンフィグレーション・インターフェイスを介して動的に変更できます。

    解決方法

    Avalon-MM リコンフィグレーション・インターフェイスを使用してハード IP PCIe コンフィグレーション・レジスターにアクセスするには、以下の手順に従ってください。


    1. lpm_constant または ROM のいずれかをインスタンス化して、ハード IP AVMM インターフェイスにアドレスを送信します。添付のデザイン例では、ROM を使用してアドレスとデータの両方を提供しています。
    2. リンクが L0 に入る前に、LTSSM 状態をデコードして PCIe コンフィギュレーション レジスターを変更します。
    3. ステートマシンを実装し、ハード IP Avalon-MM インターフェイスを介して目的の PCIe コンフィグレーション・レジスターをリード / ライトします。

    実装例については、 StratixVHipReconfig.zip をダウンロードしてください。PCIe デバイス ID とベンダー ID を動的に変更するステートマシンは、<example_design_path>/pcie_lib/altpcie_hip_256_pipen1b.v 内の hip_eq_dprio モジュールにあります。

    関連製品

    本記事の適用対象: 5 製品

    Stratix® V FPGA
    Arria® V GZ FPGA
    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。