記事 ID: 000081716 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/10/15

[エラー検出および訂正ロジックの有効化] オプションが選択され、UniPHY 対応 DDR3 SDRAM コントローラーで [オートエラー訂正の有効化] オプションが無効になっている場合、シングルビット・エラーは修正インテル® FPGA IP?

環境

  • UniPHY インテル® FPGA IP 搭載 DDR3 SDRAM コントローラー
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    UniPHY インテル® FPGA IPで DDR3 SDRAM コントローラーを使用する場合、[ エラー検出および訂正ロジックを有効にする] オプションが有効になります。シングルビット・エラーのある読み取りコマンドを介してメモリーから戻ってくるデータは、自動訂正機能が有効になっているかどうかにかかわらず、自動的に訂正されます。これはデコーダーによって行われ、シングルビットのエラー訂正を実行します。

     

     

    解決方法

    [自動エラー訂正を有効にする] オプションは、メモリーデバイスのシングルビット・エラーを修正する、別の読み取り / 変更 / 書き込みプロセスを有効にする追加機能です。

    [エラー検出および訂正ロジックの有効化] オプションは、メモリーデバイスで読み取りデータのみを修正できます。これは、書き込みデータではなく、読み取りデータのみです。

    関連製品

    本記事の適用対象: 4 製品

    Cyclone® V E FPGA
    Arria® V GX FPGA
    Stratix® V FPGA
    Cyclone® V FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。