記事 ID: 000081703 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

Serial RapidIO Avalon-MM ポートのアドレス変換が不正なのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    シリアル RapidIO® MegaCore 上のAvalon®-MM スレーブポートへのアドレス変換は、Qsys で VHDL 生成を使用する際に不正となります。

    Qsys は常に 0 に拡張する境界を持つベクトルを使用しますが、Serial RapidIO MegaCore はアドレスを 2 まで指定します。

    解決方法

    この問題は、Qsys 内で Verilog 言語を使用する場合には発生しません。

    この問題は、Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。