記事 ID: 000081694 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

Stratix III、Stratix IV、Arria II HardCopy III、および HardCopy IV デバイスで DPA およびソフト CDR モードの LVDS を使用する場合のチャネル配置ガイドラインは?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    DPA   および Soft-CDR モードで LVDS を使用する場合のチャネル配置ガイドラインについて説明します。   下の表 1 は、Stratix® III、Stratix IV、Arria® II HardCopy® III、および HardCopy IV デバイスのデータレートに基づいて、サポートされている PLL からの最大 LVDS チャネル距離を示しています。

     

    表 1。データレートに基づく PLL からのサポートされている最大 LVDS チャネル距離

    データレート範囲 (Gbps)最大 # PLL からの全二重 LVDS チャネル
    >=1.25018
    1.000 ~ <1.25020
    0.500 ~ <122
    < 0.530

    DPA 対応 LVDS チャネルをドライブするためにセンター PLL を使用する場合、表 1 のチャネル数は一方向のチャネル距離を表しています。 センター PLL は各方向にドライブできるため、センター PLL で駆動可能な DPA 対応 LVDS チャネルの総数は、表 1 に示す数の 2 倍になります。 例えば、1.25Gbps 以上のデータレートの場合、センター PLL は 18 チャネル以上、下の 18 チャネルで合計 36 チャネルを駆動できます。

    解決方法

    詳細 については、こちらをクリックしてください

    関連製品

    本記事の適用対象: 10 製品

    HardCopy™ III ASIC デバイス
    Arria® II GZ FPGA
    Arria® II GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV E FPGA
    Stratix® IV GX FPGA
    HardCopy™ IV GX ASIC デバイス
    HardCopy™ IV E ASIC デバイス
    Stratix® IV FPGA
    Stratix® III FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。