詳細
DDR3 UniPHY ベースのコントローラーを象限 1 または 2 に配置しようとすると、次のエラーが発生します。
エラー (175020): 領域 (0, 31) から (0, 81) への PLL 出力カウンターの制約が不正です: 領域に有効な場所がありません
エラー (177013): デスティネーションが間違ったリージョンにあるため、PLL 出力カウンター出力からデスティネーション・デュアル・リージョナル・クロック・ドライバーにルーティングできません
UniPHY ベースのコントローラーは、 pll_afi_clk、pll_addr_cmd_clk、 pll_config_clk 信号にデュアルリージョナル・クロックを使用します。これは、インターフェイスがデバイスの側面全体にまたがるようにするためです。
Cyclone® V SoC および Arria® V SoC デバイスの一部の象限には、デュアルリージョナル・クロックがありません。
解決方法
DDR3 UniPHY ベースのコントローラーを第 1 象限または第 2 象限に配置することが可能です。QSF ファイル内で、DDR3 コントローラーがデュアルリージョナル クロック割り当てではなく、地域クロック割り当てを使用していることを確認する必要があります。