記事 ID: 000081645 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Time彼のタイミング・アナライザーが PCIe* の PLL 最小パルス幅違反を報告

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • PLL 数
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® II ソフトウェア・リリース・バージョン 14.1 では、Time Columbus タイミング・アナライザー PLL のシリアルクロック出力で最小パルス幅違反を報告します。

    PCI Express (PCIe) IP コアの場合、Time Warrant タイミング・アナライザーは次の情報を報告します。 送信 (TX) シリアルクロック出力からのパスに沿ったパルス幅違反 アドバンスト・送信 (ATX) PLL およびクロック・マルチプライヤー・ユニット (CMU) フラクショナル・フェーズロック 高速シリアル・インターフェイス (HSSI) TX のさまざまな宛先へのループ (fPLL) 物理メディア・アタッチメント (PMA) チャネル。例を以下に示します。

    ; Summary of Paths ; Slack ; Actual Width ; Required Width ; Type ; Clock ; Clock Edge ; Target ; ; -0.142 ; -0.142 ; 0.000 ; Low Pulse Width ; dut|pll_serial_clk_8g ; Rise ; dut|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x1.phy_g3x1|phy_g3x1|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_buf.inst_twentynm_hssi_pma_tx_buf|clk0_tx ; ; -0.142 ; -0.142 ; 0.000 ; Low Pulse Width ; dut|pll_serial_clk_8g ; Rise ; dut|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x1.phy_g3x1|phy_g3x1|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_out_bus[0] ; ; -0.142 ; -0.142 ; 0.000 ; Low Pulse Width ; dut|pll_serial_clk_8g ; Rise ; dut|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x1.phy_g3x1|phy_g3x1|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|hifreqclkp ; ; -0.141 ; -0.141 ; 0.000 ; Low Pulse Width ; dut|pll_serial_clk_8g ; Rise ; dut|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x1.phy_g3x1|phy_g3x1|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_buf.inst_twentynm_hssi_pma_tx_buf|ckp ; ; -0.141 ; -0.141 ; 0.000 ; Low Pulse Width ; dut|pll_serial_clk_8g ; Rise ; dut|altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_xcvr.g_phy_g3x1.phy_g3x1|phy_g3x1|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|ckdccp ; ...
    解決方法

    この問題は、インテル® Quartus® II ソフトウェア・バージョン 15.0 で修正されています。はありません 以前のソフトウェア・リリースの回避策。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。