記事 ID: 000081642 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

Cyclone V PCIe* デザインに断続的なリンクアップの問題があるのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェアのバージョン 13.0sp1 以前では、Cyclone® V PCI Express® ハード IP コアのレシーバー・コモン・モード電圧 (Vcm) およびレシーバー信号検出電圧しきい値 (Vth) の設定が正しくありません。   これにより、PCIe® リンクがトレーニングやリンクを最大レーン幅までリンクしない場合があります。

    解決方法

    1)      インテル® Quartus.ini ファイルに次の INI 変数を追加して、Vcm および Vth の QSF 設定を手動で有効にします。

    ignore_cv_sd_threshold_rule = オン

    ignore_cv_sd_vcm_sel_rule = オン

    2)      この quartus.ini ファイルを次のディレクトリーに配置します。

    /

    3)      次の QSF アサインメントを追加して、Vcm を 0.65V に設定します。

    set_instance_assignment -name XCVR_RX_COMMON_MODE_VOLTAGE VTT_0P65V -to

    4)      Vth を設定します。

             VCCR/VCCT_GXB が 1.1V の場合、次の QSF アサインメントを追加して、Vth を 35mV に設定します。

    set_instance_assignment -name XCVR_RX_SD_THRESHOLD 4 -to

             VCCR/VCCT_GXB が 1.2V の場合、次の QSF アサインメントを追加して、Vth を 30mV に設定します。

    set_instance_assignment -name XCVR_RX_SD_THRESHOLD 3 -to

     

    関連製品

    本記事の適用対象: 3 製品

    Cyclone® V GT FPGA
    Cyclone® V FPGA & SoC FPGA
    Cyclone® V GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。