記事 ID: 000081628 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/12/17

DDR3、DDR2、または LPDDR2 UniPHY ハード・メモリー・コントローラーを使用する際、CvP アップデート後に外部メモリー・インターフェイスのキャリブレーションがハングするのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアの問題により、UniPHY ハード・メモリー・コントローラーを含むデザインで、プロトコル経由コンフィグレーション (CvP) メソッドで SOF ファイルを構成すると、CvP アップデートが発生した後にキャリブレーションが失敗することがあります。外部メモリー・インターフェイスのキャリブレーション・ステータス信号は 、local_cal_fail と local_cal_success がアサートされることはありません。

この問題は、CvP アップデート後に、キャリブレーション・プロセスに使用される M20K/M10K RAM メモリーの内容が壊れたために発生します。

解決方法

回避策の詳細については、インテル®にお問い合わせください。

関連製品

本記事の適用対象: 11 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Cyclone® V SE SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。