記事 ID: 000081621 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

CvP_CONFDONEピンが通常の I/O として使用されている場合、CvP (Configuration via Protocol) が正常に動作するかどうかを確認するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

CvP_CONFDONE ピンを通常の I/O として使用する場合、CvP ステータス・レジスターの CvP_CONFDONE ビットを Offset 1Eh (ビット 7) で確認できます。

Altera FPGAs・ユーザーガイド (PDF) の CvP (Configuration via Protocol) の実装では、このピンを使用して CvP 設定が正常に実行されたかどうかを識別する際に、CvP_CONFDONEピンを割り当ててください。

関連記事

関連製品

本記事の適用対象: 1 製品

Stratix® V GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。