記事 ID: 000081618 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

シフトレジスター (RAM ベース) のメガファンクションがゲートレベルのシミュレーションおよびハードウェア検証で失敗する理由

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェアのバージョン 10.1 SP1 以前の問題により、Shift Register (RAM ベース) MegaWizard™ プラグインでは、MLAB がメモリーブロックタイプとして選択されている場合、メガファンクションで clken ポートを使用できます。MLAB メモリーブロックは、clken ポートを使用したシフトレジスターの実装には適していません。ゲートレベルのシミュレーションやシフトレジスターのハードウェア検証の際にエラーが発生する可能性があります。

    この問題を回避するには、clken ポートを使用してシフトレジスター (RAM ベース) のメガファンクションを実装する際に、他のメモリーブロックタイプを選択してください。

    インテル® Quartus® II ソフトウェア・バージョン 11.0 以降、Shift Register (RAM ベース) ウィザードでメモリーブロックタイプとして MLAB を選択すると、clken ポートは無効になります。

    関連製品

    本記事の適用対象: 5 製品

    Stratix® III FPGA
    Arria® II GX FPGA
    Stratix® IV E FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。