記事 ID: 000081603 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

RapidIO ユーザーガイドでは、複数の RapidIO IP コア・インスタンスが存在する場合、.sdc ファイルを手動で変更する必要があることを明確にしません。

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    デザインに複数の RapidIO IP コアをインスタンス化する場合、 Synopsys Design Constraints ファイル(.sdc)を変更する必要があります。 次のステートメントを繰り返します create_generated_clock 。 各 IP コア・インスタンス。この操作を行わない場合は、ソースと保存先が クロックはそれぞれ複数の一致します。 rxclk および clk_dev_by_2 フィルター すべての IP コア・インスタンスで関連するクロックに一致します。

    ただし、RapidIO MegaCore ファンクション・ユーザーガイドでは、 この情報を含みます。

    解決方法

    この問題を回避する方法はありません。基盤となる基盤を回避するには 問題が生じ 、.sdc ファイルを手動で変更します。

    この問題は RapidIO のバージョン 14.0 で修正されています。 MegaCore ファンクション・ユーザーガイド

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。