記事 ID: 000081588 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

単一の PLL と DLL を共有する複数の RLDRAM II インターフェイスを実装すると、CK クロックドメインに関連するタイミング違反が発生するのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェア・バージョン 11.1SP2 のStratix® III またはStratix IV に、単一の PLL と DLL を共有する複数の RLDRAM II インターフェイスを実装すると、CK/DK 分析でカットすべき誤ったタイミング違反が示される場合があります。この誤ったタイミング違反は、各インターフェイスが共通のクロックバッファーに異なる SDC クロック名を与えるからです。すべての新しいクロック名は、新しいタイミングパスのセットになりますが、これは既存の false-path 制約ではカバーされません。

関連製品

本記事の適用対象: 4 製品

Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® III FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。