記事 ID: 000081585 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

xgmii_rx_clk ポートまたはxgmii_tx_clkポートを 10GBASE-R PHY IP のrx_coreclkinポートに接続できますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

いいえ、xgmii_rx_clk ポートまたはxgmii_tx_clkポートを 10GBASE-R PHY IP のrx_coreclkinポートに接続することはできません。

解決方法

10GBASE-R PHY IP のrx_coreclkinポートを有効にする場合、IP の外部で 156.25MHz rx_coreclkin信号を生成する必要があります。

関連製品

本記事の適用対象: 8 製品

Stratix® V GX FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。