記事 ID: 000081583 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

DDR2 インターフェイスを含むSTRATIX III デザインの I/O 分析中にデバイス内の Cant fit design エラーが報告された場合、Quartus® II ソフトウェアがデバッグ情報を提供しないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル®Quartus® II ソフトウェア・バージョン 7.2 SP2 以前では、根本原因を説明するためにサブ・エラー・メッセージが生成されない場合があります。s of a No-Fit error (フィッターの I/O 分析フェーズ中に生成された場合)。

フィッターは次のような情報を報告する必要があります。

追加情報:'1 つ以上の信号を 1 つの領域にグローバルにルーティングすることはできません 。9 つのグローバル信号が地域に割り当てられていますが、ハードウェアでは 9 つのグローバル信号のみを許可します

不適合の原因はたくさんあります。Alteraは、I/O アサインメントおよびクロック / PLL の使用に関するすべてのデザイン・ガイドラインを確認することをお勧めします。フィットしないエラーの原因のデバッグに問題が発生した場合は、mySupport からサービスリクエストを送信してAlteraテクニカルサポートに連絡 www.Altera.com

報告されないメッセージのデバッグの問題は、Quartus® II ソフトウェアの次のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

Stratix® III FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。