インテル® Quartus® II ソフトウェア・バージョン 9.1 は、トランシーバー REFCLK ピンの HCSL IO 規格をStratix® IV およびArria® II GX デバイスに設定した場合、内部終端を誤って有効にします。この IO 標準オプションは、トランシーバーが PCI Express (PIPE) 機能モードに設定されている場合にのみ選択できます。
この問題を回避するには、以下の手順に従い、クロックピンの外部終端と DC 結合を使用します。
- プロジェクトの .qsf ファイルに次の課題を追加します。
set_instance_assignment -name INPUT_TERMINATION OFF -to
- デザインを再コンパイルする
この問題は、Quartus® II ソフトウェア・バージョン 9.1 SP1 から修正されています。