記事 ID: 000081574 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

PCI Express プロトコル用トランシーバー REFCLK ピンに HCSL 規格が必要な場合、終端設定を設定する方法を教えてください。

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® II ソフトウェア・バージョン 9.1 は、トランシーバー REFCLK ピンの HCSL IO 規格をStratix® IV およびArria® II GX デバイスに設定した場合、内部終端を誤って有効にします。この IO 標準オプションは、トランシーバーが PCI Express (PIPE) 機能モードに設定されている場合にのみ選択できます。

解決方法

この問題を回避するには、以下の手順に従い、クロックピンの外部終端と DC 結合を使用します。

  1. プロジェクトの .qsf ファイルに次の課題を追加します。
    set_instance_assignment -name INPUT_TERMINATION OFF -to
  2. デザインを再コンパイルする

この問題は、Quartus® II ソフトウェア・バージョン 9.1 SP1 から修正されています。

関連製品

本記事の適用対象: 4 製品

Arria® II FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Stratix® IV FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。