記事 ID: 000081552 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

インテル® Quartus® II ソフトウェア・バージョン 14.1 でArria 10 デバイス・デザインをシミュレーションする際の ModelSim* SE 10.3c および 10.3d のエラー

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • PLL 数
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Mentor Graphics ModelSim SE バージョン 10.3c または 10.3d で Quartus® II ソフトウェア・バージョン 14.1 をシミュレーションする場合、フェーズロック・ループ (PLL) のカスケードや、Arria 10 デバイスを対象としたデザインではシミュレーション・エラーが発生します。ダウンストリーム PLL がロックおよび生成しない 誤った周波数。

    解決方法

    Modelsim でデバッグする際にはデバッグ・バージョン () を使用する必要があります -novopt 。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。