記事 ID: 000081549 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/28

警告: altera_reset_controller.sdc(17): *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|aclr がピンと一致できませんでした。

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Qsys は OCT インターフェイスが次のインターフェイスに対して明確な警告を表示しません。 UniPHY を使用しているコンポーネントは内部で接続できません。

    解決方法

    UniPHY を使用してコンポーネントの OCT インターフェイスのポートを解除する場合、 正常に動作しているデザインを作成するには、エクスポートして外部に接続する必要があります。

    関連製品

    本記事の適用対象: 1 製品

    Cyclone® IV FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。