記事 ID: 000081527 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/06/18

読み取りアドレスレジスターまたは出力レジスターを使用しない場合、MLAB メモリーのタイプを対象とする場合、「混合ポート読み取り-書き込み中-シングル入力クロック RAM 用」のパラメーター・エディターの値を選択できないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

MLAB メモリータイプは、読み取りアドレスレジスターと出力レジスターの両方を使用する場合に、特定の「シングル入力クロック RAM の混合ポート読み取り時-書き込み」値のみをサポートします。

これらのレジスターステージのいずれかが無効になっている場合、MLAB メモリーはデフォルトで混合ポートの読み取り/書き込み中の操作を気にしません。

解決方法

なし

関連製品

本記事の適用対象: 10 製品

Stratix® IV E FPGA
Stratix® III FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GX FPGA
Arria® II GX FPGA
Stratix® V GT FPGA
Arria® II GZ FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。