記事 ID: 000081513 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

FPGA-to-SDRAM インターフェイスを使用したバス障害

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    SoC の FPGA-to-SDRAM を介して SDRAM にアクセスしようとするとき インターフェイスに接続すると、デザインにバスエラーが発生する可能性があります。 次のいずれかの現象が生じます。

    • FPGA-to-SDRAM インターフェイスがハングアップ
    • インターフェイスがスプリアスなデータを転送
    解決方法

    デザインでFPGA対 SDRAM インターフェイスを使用している場合、次のことが必要です。 ソフトウェア・パッチをダウンロードしてインストールします。Quartus® を使用している場合 II v12.1 では、最初に v13.0 にアップグレードする必要があります。

    最新のStratix V / Arria V / Cycloneをダウンロードしてインストールします。 V デバイスのパッチは、Altera ナレッジベースの http://www.altera.com/support/kdb/solutions/rd05172013_891.html.

    関連製品

    本記事の適用対象: 2 製品

    Cyclone® V FPGA & SoC FPGA
    Arria® V FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。