記事 ID: 000081503 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

隣接するバンクのピンの一部がパッケージの異なるエッジに配置されているのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

物理的なパッケージング要件により、パッケージの異なるエッジに隣接するバンクのピンが見られる場合があります。I/O バンクは隣接しており、隣接するバンクの設計規則に従います。

 

関連製品

本記事の適用対象: 3 製品

インテル® Arria® 10 GT FPGA
インテル® Arria® 10 GX FPGA
インテル® Arria® 10 SX SoC FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。