記事 ID: 000081497 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

ハンドブックで定義されている「Quadrの装置」と、Stratix V デバイス向けの Quartus® II ソフトウェア・チップ・プランナー地域クロック領域の間のマッピングは何ですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

ハンドブック(ハンドブック) で定義されている「Quadrのデバイス」と「Quartus® II ソフトウェア・チップ・プランナーのStratix® V デバイス向け地域クロック領域」のマッピングは次のとおりです。

デバイス・クアドラント 1 = 地域クロック領域 0
デバイス・クアドラント 2 = 地域クロック領域 1
デバイス・クアドラント 3 = 地域クロック領域 3
デバイス・クアドラント 4 = 地域クロック領域 2

解決方法 この情報は、Stratix V ハンドブック の将来のバージョンに追加されます。

関連製品

本記事の適用対象: 4 製品

Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。