記事 ID: 000081492 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

RapidIO II IP コアが、サポートされていないトランザクション・フラグではなく不正なトランザクション・デコード・フラグを誤って設定する

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    大きい方の受信 RapidIO 読み込みトランザクションに対する応答 rdsize 4'b1011 より address[0] 1 に設定されている RapidIO II IP コアが [サポートされていないトランザクション] を設定する必要があります ( UNSUPPORT_TRAN ) ビット内 Logical/Transport Layer Error Detect CSR (オフセット 0x308)、ERROR レスポンスを返します。

    しかし、このような状況下では、RapidIO II IP コア 不正トランザクション・デコード ( ) を設定します。 ILL_TRAN_DECODE ビットをレジスター内に入れ、ビットを設定しません UNSUPPORT_TRAN 。

    解決方法

    この問題を回避する方法はありません。

    この問題は、将来のバージョンの RapidIO で修正される予定です。 II MegaCore ファンクション。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。