クリティカルな問題
この問題は DDR2、DDR3、および LPDDR2 製品に影響します。
コントローラー設定で [構成を有効にする] および ステータス・レジスター・インターフェイス が有効になっていると 有効にするエラー 検出および訂正ロジック が有効になっていない場合、ECC ソフトロジック それでも IP コアで有効になっています。この結果、追加で し、コントローラーの fmax 値を下げる可能性があります。
この問題の回避策は次のとおりです。
- テキスト・エディターでファイルを開きます
alt_mem_ddrx_csr.v。 - alt_mem_ddrx_csr.v の上部付近で、CTL_ECC_CSR_ENABLEDを変更します。 = 1 ~ CTL_ECC_CSR_ENABLED = 0。
- alt_mem_ddrx_csr.v で、次のコードブロックを見つけます。
if (!CTL_ECC_CSR_ENABLED)
begin
assign cfg_enable_ecc = 1\'b1; // default value
assign cfg_enable_auto_corr = 1\'b1; // default value
assign cfg_gen_sbe = 0;
assign cfg_gen_dbe = 0;
assign cfg_enable_intr = 1\'b1; // default value
assign cfg_mask_sbe_intr = 0;
assign cfg_mask_dbe_intr = 0;
assign cfg_clr_intr = 0;
assign cfg_mask_corr_dropped_intr=0;
end
コードブロックを次のように変更します。
if (!CTL_ECC_CSR_ENABLED)
begin
assign cfg_enable_ecc = 1\'b0; // default value
assign cfg_enable_auto_corr = 1\'b0; // default value
assign cfg_gen_sbe = 0;
assign cfg_gen_dbe = 0;
assign cfg_enable_intr = 1\'b0; // default value
assign cfg_mask_sbe_intr = 0;
assign cfg_mask_dbe_intr = 0;
assign cfg_clr_intr = 0;
assign cfg_mask_corr_dropped_intr=0;
end
�
この問題は今後修正される予定です。