記事 ID: 000081479 コンテンツタイプ: トラブルシューティング 最終改訂日: 2013/06/19

Cyclone® V デバイス向け Quartus® II ソフトウェアで PCI Express デザインをコンパイルする際、以下のようなエラーメッセージが表示されるのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

以下のエラーメッセージは、PCI Express インテル® FPGA IP コアの nPERST ピンの配置が正しくないために発生しています。 例えば、Cyclone® V デバイスで左下 HIP でピン nPERSTL0 を使用すると、このエラーメッセージが表示されます。

エラー (175001): ハード IP を配置できませんでした
情報 (175028): ハード IP 名: |altpcie_cv_hip_ast_hwtcl:dut|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|
altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|arriav_hd_altpe2_hip_top
エラー (10104): PCI Express ハード IP の I/O パッドと PINPERST ポート間のパスを見つけることができません。
エラー (10151): 「HIP_X1_Y15_N0」は、PCI Express ハード IP の PINPERSTN に接続された「I/O パッド」の正当な場所ではありません。
情報 (10371): I/O パッドの潜在的な位置: PIN_W24、PIN_Y23。
情報 (175029): 影響を受けている場所が 1 か所
情報 (175029): HIP_X1_Y15_N0

解決方法

Cyclone® V デバイスにおける nPERSTL0 および nPERSTL1 の正しいマッピングは以下のとおりです。

ボトム PCIe ハード IP --> nPERSTL1
トップ PCIe ハード IP --> nPERSTL0
このマッピングは、ボトム PCIe ハード IP が nPERSTL0 と関連付け、トップ PCIe ハード IP が nPERSTL1 と関連付けられている、Stratix® V および Arria® V デバイスとは反対です。

関連製品

本記事の適用対象: 2 製品

Cyclone® V GX FPGA
Cyclone® V GT FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。