記事 ID: 000081472 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

ファブリック・イメージが暗号化および / または圧縮されている場合、CvP ステータス・レジスター 0 のビット [1:0] はなぜですか?

環境

  • Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 CvP ステータスレジスターのビット [1:0] がデフォルトの 0 になりました。これにより、開発中に圧縮および / または暗号化ファブリックのオプションを簡単に変更できます。以前は、ファブリック・イメージ・タイプはこれらのビットで設定されていました。
    解決方法

    CvP 転送を開始する前にデータが圧縮されるかどうかをドライバーに指定する必要があります (このユーザー入力に基づいてCVP_NUMCLKSが適切な値に設定されるようにします)。

    quartus_cvp ツールを使用する場合、圧縮および暗号化用の -c フラグと -e フラグを使用してこれを実現できます。

    注: CVP_NUMCLKSが送信されるファブリックのタイプに基づいて適切な値に設定されていない場合、CvP エラーが発生し、転送に失敗します。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。