記事 ID: 000081452 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

インテル® Quartus® II のコンパイルプロセスでは、Stratix V デバイスと、トランシーバー・ダイナミック・リコンフィグレーションを使用してArria V デバイス用に生成される MIF ファイルは、どの段階ですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

MIF ファイルは、Stratix® V およびArria® V トランシーバー・デバイス用に Quartus® II ソフトウェアのスカンジド・ステージで生成されます。

関連製品

本記事の適用対象: 7 製品

Stratix® V GT FPGA
Stratix® V GX FPGA
Stratix® V GS FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。