クリティカルな問題
詳細
変数デコーダーでは、[ チェック数]
コード ワード値 ごとのシンボルとシンボル は次のとおりです。
同様の例えば、それぞれ 5 および 6、Avalon-ST インターフェイス
ソース側でエラーが発生し sop 、 eop 重複します。
この問題は、すべての Verilog HDL 変数デコーダー・デザインに影響します。
デザインのシミュレーションに失敗しました。
解決方法
この問題を回避するには、VHDL デザインモデルを作成し、 VHDL テストベンチ。
この問題は今後のリードソロモン号で修正される予定です。 コンパイラ。