記事 ID: 000081415 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

100G Interlaken IP コア・ユーザーガイドが ALIGN レジスターの間違ったビットを指定

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    100G Interlaken MegaCore ファンクション・ユーザーガイドの説明 次 ALIGN のように、レジスターをオフセット0x20。

    • ビット 1: TX レーンが整列しています。
    • ビット 0: RX レーンが整列しています。

    ただし、TX レーンアライメントフィールドは、実際にはビット 12 です。 を選択します。

    レジスターの正しい説明は次のとおりです。

    • ビット 12: TX レーンが整列しています。
    • ビット 0: RX レーンが整列しています。

    この問題は 100G Interlaken MegaCore ファンクションに存在します。 ユーザーガイド v12.1 および v12.1 SP1。

    このレジスターの他のすべてのビットは無視する必要があります。一部の製品 これらのビットは通常の予約ビットとして読み込まれません。読み込み値は 0. ただし、レジスターのビット [11:1] とビット [31:13] ALIGN は無視してください。

    解決方法

    この問題を回避するには、TX レーンアライメントのステータスを次から参照してください。 レジスターのビット 12 ALIGN と値を無視します。 ビット 0 およびビット 12 を除くすべてのビットで。

    この問題は、100G バージョン 13.0 で修正されています。 Interlaken MegaCore ファンクション・ユーザーガイド (日付 05.06.2013)。

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。