記事 ID: 000081413 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

デザインに柔軟な LVDS 機能があるのに、正式検証で不一致が生じるのはなぜですか?

環境

  • 検証
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Cyclone® Cycloneまたは II デザインに柔軟な LVDS 機能がある場合、Cadence Conformal LEC ツールを使用すると、正式な検証に不一致が生じる場合があります。この問題は、デザインでインスタンス化された LVDS レシーバーに奇数のデシリアライゼーション・ファクターがある場合に発生します。

    Quartus® II ソフトウェアは、これらの LVDS 機能に altsyncram メガファンクションを使用します。合成中に使用される altsyncram メガファンクションは、正式検証ではブラックボックスとして扱われないため、多くのレジスターが正式検証ネットリストファイル (*.vo) に含まれるので、コンフォーマル LEC のゴールデン・ネットリストと改訂済みネットリストの間に不一致が生じます。

    この問題を回避するには、次の手順に従って、LVDS 関数用に推論される altsyncram エンティティーのブラックボックスを作成します。

    1. Quartus® II プロジェクト・ナビゲーター・ウィンドウで対応する altsyncram 関数を検索します<
    2. 各モジュールに保存階層とブラックボックスの割り当てを追加します。例えば、これらのアサインメントは、altsyncram_l7vと呼ばれる altsyncram 関数を含むデザインの Quartus® II 設定ファイル (*.qsf) に次の Tcl コマンドを作成します。
    • set_instance_assignment -name PRESERVE_HIERARCHICAL_BOUNDARY FIRM -to | -entity altsyncram_l7v
    • set_instance_assignment -name EDA_FV_HIERARCHY BLACKBOX -to | -entity altsyncram_l7v
    • デザインを再コンパイルします。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Cyclone® FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。