記事 ID: 000081391 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Stratix IV デバイスの LVDS レシーバー入力電圧範囲は?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix IV デバイスの LVDS レシーバーの入力電圧範囲は次のとおりです。

Dmax > 700 Mbps の場合、LVDS 入力電圧は 1.0 V < = VIN < = 1.6 V です。

Dmax < = 700 Mbps の場合、LVDS 入力電圧要件はゼロ V < = VIN < = 1.85 V です。

関連製品

本記事の適用対象: 3 製品

Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。