記事 ID: 000081390 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

インテル® Quartus® II ソフトウェア・バージョン 12.1 のパラレル・フラッシュ・ローダー (PFL) に既知の問題がありますか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。インテル® Quartus® II ソフトウェア・バージョン 12.1 の PFL に既知の問題があります。この既知の問題により、PFL はコンフィグレーション・データ・サイズを正しく解釈しないため、パッシブ・シリアル (PS) およびファスト・パッシブ・パラレル (FPP)コンフィグレーション・エラーが発生します。このエラーは、n LOGISTICSUS ピンの切り替えによって示されます。

解決方法

Quartus® II ソフトウェア・バージョン 12.1 でこの問題を解決するためのパッチが利用可能です。以下のリンクからパッチ 0.21 をダウンロードしてインストールします。

これは、今後のインテル® Quartus® II ソフトウェアのバージョンで修正される予定です。

関連製品

本記事の適用対象: 14 製品

Cyclone® III FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® II GZ FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA
Arria® GX FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。