記事 ID: 000081368 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

インテル® Quartus® II ソフトウェアの 3.3V I/O バンクで、Stratix III デバイスの VCCPD 電圧が正しく報告されていませんか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。Stratix® III デバイスでは、Quartus® II デザイン・ソフトウェア・バージョン 7.2 SP1 以前では、VCCIO が 3.3V に設定されている I/O バンクでは、ピン出力ファイル(.pin)の VCCPD 電圧を 2.5 V として誤って報告しています。

I/O バンクの VCCIO が 3.3 V に設定されている場合、VCCPD 要件は 3.3 V です。I/O バンクの VCCIO が 3.0 V に設定されている場合、VCCPD 要件は 3.0 V です。I/O バンクの VCCIO が 2.5V 以下の場合、VCCPD 要件は 2.5V です。

この問題は、Quartus® II ソフトウェア・バージョン 7.2 SP2 から修正されています。

関連製品

本記事の適用対象: 1 製品

Stratix® III FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。