記事 ID: 000081346 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

RTL シミュレーションで Verilog HDL 使用時のエラーを報告

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

インテル® Quartus® II ソフトウェアのレポートから開始された EDA RTL シミュレーション ModelSim*® シミュレーターのエラーについて ビデオ & 画像処理スイート MegaCore ファンクションを含むデザイン 出力ファイルが Verilog HDL にある場合。

この問題は、NativeLink を使用して実行する構成に影響します。 Verilog HDL の ModelSim* シミュレーション。

ソフトウェアがAlteraを検出できないというエラーメッセージが表示される ライブラリ。

解決方法

db/alt_cusp90_package.vhdファイルをコンパイルして Altera ライブラリーに表示されます。このコンパイルを実行するには、トップレベルを変更します。 .シミュレーション / modelsimディレクトリーでスクリプトを実行します。

この問題は今後のバージョンのビデオで修正される予定です。 および画像処理スイート。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。