記事 ID: 000081345 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

キャリブレーションがアクティブでない状態で、キャリブレーション済みのオンチップ終端 (OCT) を使用する場合、Rup ピンと Rdn ピンの状態は?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

キャリブレーションがアクティブでない場合、Rup ピンと Rdn ピンはトライステート状態になります。

さらに、Rup ピンと Rdn ピンの I/O バッファーは、25 本の蕬蹝と 50 本の踿贻のキャリブレーションをサポートするために必要な電流を引き出す処理を目的に設計されています。

 

関連製品

本記事の適用対象: 5 製品

Cyclone® III FPGA
HardCopy™ III ASIC デバイス
Stratix® II GX FPGA
Stratix® II FPGA
Stratix® III FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。