記事 ID: 000081342 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/29

Stratixデバイスのデジタル信号処理 (DSP) ブロックに 36 ビット以上の乗算器を実装するにはどうすればよいですか?

環境

  • DSP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 幅が 36 ビットを超える乗算器は、複数の DSP ブロックを使用して実装する必要があります。次を使用して幅を指定する必要があります。 LPM_MULT メガファンクションと Quartus®II ソフトウェアは自動的に DSP 間の適切な接続を行います。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® FPGAs

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。