記事 ID: 000081340 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/28

クリティカル警告: PLL クロック出力 <pll instance="" name="">コアの供給に不正な出力周波数が -0.1 MHz 未満である必要があります <frequency in="" mhz=""></frequency></pll>

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

ALTPLL メガファンクションで PLL カウンター・カスケードを使用すると、このクリティカル警告が表示されることがあります。 PLL カウンターのカスケード機能により、2 個の PLL 出力カウンターをカスケード接続して、分圧器の値を大きくすることができます。 結果として生じる出力クロックの周波数は非常に低くなります。

Quartus® II ソフトウェアのバグにより、このクリティカル警告は誤って生成されます。 この警告は無視しても問題ありません。

解決方法

コンパイルレポートの PLL 使用方法 セクションを表示して、PLL クロック出力周波数がデザイン要件と一致していることを確認します。

この問題は、インテル® Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

関連製品

本記事の適用対象: 13 製品

Arria® II GX FPGA
HardCopy™ III ASIC デバイス
HardCopy™ IV E ASIC デバイス
HardCopy™ IV GX ASIC デバイス
Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Cyclone® III FPGA
Cyclone® III LS FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
Arria® II GZ FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。